

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08186180 A

(43) Date of publication of application: 16.07.96

(51) Int. CI

H01L 21/8238 H01L 27/092 H03K 19/0948 H03K 19/173 H03K 19/20

(21) Application number: 06326988

(22) Date of filing: 28.12.94

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

KITA AKIO


(54) CMIS-TYPE INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To improve cut-off characteristics and to simultaneously achieve a high-speed operation and a low power consumption by further connecting a PMOS with a large threshold voltage to a logic circuit consisting of an NMOS and PMOSs.

CONSTITUTION: In an active mode, a PMOS 3 is turned on by setting a control signal SLP to 'L'. At this time, a logic circuit consisting of an NMOS 1 and a PMOS 2 performs an inverter operation. Then, when an input signal IN is 'H', the NMOS 1 is turned off and the PMOS 2 is tuned off and then an output signal OUT goes to the level 'L'. When the input signal IN is 'L', the NMOS 1 is turned off and the PMO 2 is turned on and the level of the output signal-out becomes 'H'. Also, when the input signal-in is 'H', the PMOS 3 is turned off and current to a logic circuit is shut off by setting a control signal LSP to 'H'. At this time, the gate length of the PMOS 3 is formed to be longer than that of the PMOS 2 to increase a threshold voltage, thus improving cut-off characteristics.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-186180

(43)公開日 平成8年(1996)7月16日

(51) Int.Cl.⁶

酸別記号 广内整理番号

FΙ

技術表示箇所

H01L 21/8238

27/092

H 0 3 K 19/0948

H01L 27/08

321 D

321 L

審査請求 未請求 請求項の数15 OL (全 18 頁) 最終頁に続く

(21)出願番号

特願平6-326988

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(22)出願日 平成6年(1994)12月28日

(72) 発明者 北 明夫

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 柿本 恭成

(54) 【発明の名称】 CMIS型集積回路装置及びその製造方法

(57) 【要約】

【目的】 高速動作と低消費電力を同時に達成する。

【構成】 アクティブモード時には、制御信号SLPを "L"にしておけば、PMOS3がオンし、NMOS1 及びPMOS2からなるCMOSインバータで構成された論理回路が、入力信号INを入力して通常の論理動作を行う。入力信号INが "H"の時、スタンバイモードになるように制御信号SLPを "H"にすると、PMOS3がオフし、NMOS1及びPMOS2からなる論理 回路への電流経路が遮断される。



【特許請求の範囲】

【請求項1】 第1の電源電位に接続された第1導電チャネル型の第1のMISFETと該第1のMISFETに接続された第2導電チャネル型の第2のMISFETとからなるCMISFETで構成された論理回路と、

第2の電源電位と前記第2のMISFETとの間に接続され、 該第2のMISFETよりも閾値電圧の絶対値の大きな第2導 電チャネル型の第3のMISFETとを、

備えたことを特徴とするCMIS型集積回路装置。

【請求項2】 第1導電チャネル型の第1のMISFET及び 第2導電チャネル型の第2のMISFETからなるCMISFET で 構成された論理回路と、

第1の電源電位と前記第1のMISFETとの間に接続され、 該第1のMISFETよりも閾値電圧の絶対値の大きな第1導 電チャネル型の第3のMISFETと、

第2の電源電位と前記第2のMISFETとの間に接続され、 該第2のMISFETよりも閾値電圧の絶対値の大きな第2導 電チャネル型の第4のMISFETとを、

備えたことを特徴とするCMIS型集積回路装置。

【請求項3】 第1導電チャネル型の第1のMISFET及び第2導電チャネル型の第2のMISFETからなるCMISFETで構成された第1の論理回路中の該第2のMISFETと、第2の電源電位との間に、該第2のMISFETよりも関値電圧の絶対値の大きな第2導電チャネル型の第3のMISFETを接続した第1の回路と、

第2導電チャネル型の第4のMISFET及び第1導電チャネル型の第5のMISFETからなるCMISFET で構成された第2の論理回路中の該第5のMISFETと、第1の電源電位との間に、該第5のMISFETよりも閾値電圧の絶対値の大きな第1導電チャネル型の第6のMISFETを接続した第2の回路とを備え、

前記第1の回路と前記第2の回路とを、それらの入出力側に交互に接続したことを特徴とするCMIS型集積回路装置。

【請求項4】 請求項1、2又は3記載のCMIS型集 積回路装置において、

前記閾値電圧の絶対値は、MISFETのゲート長を長く設定 することによって大きくしたことを特徴とするCMIS 型集積回路装置。

【請求項5】 請求項1、2又は3記載のCMIS型集 積回路装置において、

前記閾値電圧の絶対値は、バックゲートバイアスを印加することによって大きくしたことを特徴とするCMIS型集積回路装置。

【請求項6】 請求項1の第3のMISFET、請求項2の第3と第4のMISFET、又は請求項3の第3と第6のMISFETは、それらのFETのゲート電位を制御してアクティブモード時にオン状態、スタンバイモード時にオフ状態にするようにしたことを特徴とするCMIS型集積回路装置。

【請求項7】 第2導電型の半導体基板と、

前記半導体基板上に形成された第1導電チャネル型の第 1のMISFETと、

前記半導体基板上にそれぞれ電気的に分離されて形成された第1導電型の第1及び第2のウェルと、

前記第1のウェル内に形成された第2導電チャネル型の 第2のMISFETと、

前記第2のウェル内に形成された第2導電チャネル型の 第3のMISFETとを備え、

10 前記第2と第3のMISFETに異なったバックゲートバイア スを印加する構成にしたことを特徴とするCMIS型集 積回路装置。

【請求項8】 第2導電型の半導体基板と、

前記半導体基板上にそれぞれ電気的に分離されて形成された第1導電型の第1、第2及び第3のウェルと、

前記第1のウェル内に形成された第2導電チャネル型の 第1のMISFETと、

前記第2及び第3のウェル内にそれぞれ形成された第2 導電型の第4及び第5のウェルと、

20 前記第4及び第5のウェル上に形成された第1導電チャネル型の第2及び第3のMISFETとを備え、

前記第2と第3のMISFETに異なったバックゲートバイアスを印加する構成にしたことを特徴とするCMIS型集積回路装置。

【請求項9】 請求項7又は8記載のCMIS型集積回 路装置において、

前記第3のMISFETのバックゲートバイアスの絶対値を、 前記第2のMISFETのバックゲートバイアスの絶対値より も常に大きくしておき、スタンバイモード時に前記第3 のMISFETのゲートを制御してカットオフさせる構成にし たことを特徴とするCMIS型集積回路装置。

【請求項10】 請求項7又は8記載のCMIS型集積 回路装置において、

スタンバイモード時に前記第3のMISFETのゲートを制御してカットオフさせるのとほぼ同時に、前記第3のMISFETのバックゲートバイアスの絶対値を、前記第2のMISFETのバックゲートバイアスの絶対値よりも大きくする構成にしたことを特徴とするCMIS型集積回路装置。

【請求項11】 第2導電型の半導体基板と、

40 前記半導体基板上にそれぞれ電気的に分離されて形成された第1導電型の第1、第2、第3及び第4のウェル

前記第1及び第3のウェル内にそれぞれ形成された第2 導電型の第5及び第6のウェルと、

前記第5及び第6のウェル上にそれぞれ形成された第1 導電チャネル型の第1及び第3のMISFETと、

前記第2及び第4のウェル内にそれぞれ形成された第2 導電チャネル型の第2及び第4のMISFETとを備え、

前記第1と第3のMISFETに異なったバックゲートバイアスを印加し、かつ前記第2と第4のMISFETに異なったバ

50

20

ックゲートバイアスを印加する構成にしたことを特徴とするCMIS型集積回路装置。

【請求項12】 第2導電型の半導体基板と、

前記半導体基板上にそれぞれ電気的に分離されて形成された第1導電型の第1、第2及び第3のウェルと、

前記半導体基板上に形成された第1導電チャネル型の第 1のMISFETと、

前記第1及び第3のウェル内にそれぞれ形成された第2 導電チャネル型の第2及び第4のMISFETと、

前記第2のウェル内に形成された第2導電型の第4のウェルと、

前記第4のウェル上に形成された第1導電チャネル型の第3のMISFETとを備え、

前記第1と第3のMISFETに異なったバックゲートバイアスを印加し、かつ前記第2と第4のMISFETに異なったバックゲートバイアスを印加する構成にしたことを特徴とするCMIS型集積回路装置。

【請求項13】 請求項11又は12記載のCMIS型 集積回路装置において、

前記第3のMISFETのバックゲートバイアスの絶対値を、前記第1のMISFETのバックゲートバイアスの絶対値よりも常に大きくすると共に、前記第4のMISFETのバックゲートバイアスの絶対値を、前記第2のMISFETのバックゲートバイアスの絶対値よりも常に大きくしておき、スタンバイモード時に前記第3及び第4のMISFETのゲートを制御してカットオフさせる構成にしたことを特徴とするCMIS型集積回路装置。

【請求項14】 請求項11又は12記載のCMIS型 集積回路装置において、

スタンバイモード時に前記第3及び第4のMISFETのゲートを制御してカットオフさせるのとほぼ同時に、前記第3のMISFETのバックゲートバイアスの絶対値を、前記第1のMISFETのバックゲートバイアスの絶対値よりも大きくすると共に、前記第4のMISFETのバックゲートバイアスの絶対値を、前記第2のMISFETのバックゲートバイアスの絶対値よりも大きくする構成にしたことを特徴とするCMIS型集積回路装置。

【請求項15】 第2導電型の半導体基板上に耐酸化性 材料をパターニングする第1の工程と、

前記耐酸化性材料をマスクにして第1導電型の不純物を 導入する第2の工程と、

前記半導体基板を酸化して酸化膜を形成する第3の工程 と、

前記酸化膜の一部を除去する第4の工程と、

前記酸化膜をマスクにして第2導電型の不純物を導入する第5の工程とを、

順に施すことを特徴とするCMIS型集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、通信機器、コンピュータ等といった種々の装置に用いられる低消費電力かつ高速動作可能なCMIS (Complimentary Metal Insulator Semiconductor)型集積回路装置及びその製造方法に

[0002]

関するものである。

【従来の技術】 CM I Sは、Pチャネル型MISFET (Meta 1 Insulator Semiconductor Field Effect Transistor) とNチャネル型MISFETを相互に絶縁して同一チップ 上に作りこみ、両者が相補的に動作するようにしたトラ ンジスタであり、消費電力が小さく、動作速度が速いと いう特徴がある。このCMISの一つにCMOS (Comp limentary Metal Oxide Semiconductor) がある。CM OSは、Pチャネル型MOSFET及びNチャネル型MOSFETか らなるトランジスタである。CMOS型集積回路装置の 高集積化及び高速化には、目覚ましいものがあり、近年 では1チップに100万論理ゲートを集積し、数100 MHz以上のクロックで動作するデバイス(素子)も実 用化されつつある。元来、CMOS型集積回路装置は、 低消費電力動作に適していると言われてきたが、高集積 化及び高速化にともない、このCMOS型集積回路装置 と言えども、消費電力低減が大きな課題となっている。 消費電力は、電源電圧の二乗に比例するので、その電源

電圧を下げることは消費電力低減に対して大きな効果が

ある。ところが、電源電圧を下げたにもかかわらず、高

速動作を維持させるためには、MOSFETの閾値電圧を電源

電圧に比例して低減させる必要がある。

[0003]

【発明が解決しようとする課題】従来のCMOS型集積回路装置では、入力論理レベルにかかわらず、Nチャネル型MOSFET (以下、NMOSという) あるいはPチャネル型MOSFET (以下、PMOSという) のいずれかがカットオフするため、スタンバイ電流がほとんど流れないことが大きな利点であった。しかしながら、動作速度を速くするために単純に関値電圧を低減していくと、カットオフ時のリーク電流による電源のスタンバイ電流が大幅に増大してしまうという問題があり、高速動作と低消費電力を同時に達成することができなかった。本発明は、従来技術が持っていた課題を解決し、低消費電力かつ高速動作可能なCMIS型集積回路装置及びその製造方法を提供するものである。

[0004]

40

【課題を解決するための手段】第1の発明は、前記課題を解決するために、CMIS型集積回路装置において、第1の電源電位(例えば、接地電位Vss又は電源電位Vcc)に接続された第1導電チャネル型(例えば、Nチャネル型又はPチャネル型)の第1のMISFET(例えば、MOSFET)と該第1のMISFETに接続された第2導電チャネル型(例えば、Pチャネル型又はNチャネル型)の第2のMISFETとからなるCMISFET(例えば、CMOSFET)

20

30

40

50

で構成された論理回路と、第2の電源電位(例えば、電源電位Vcc又は接地電位Vss)と前記第2のMISFETとの間に接続され、該第2のMISFETよりも閾値電圧の絶対値の大きな第2導電チャネル型の第3のMISFETとを、備えている。第2の発明は、CMIS型集積回路装置において、第1導電チャネル型の第1のMISFET及び第2導電チャネル型の第2のMISFETからなるCMISFETで構成された論理回路と、第1の電源電位と前記第1のMISFETとの間に接続され、該第1のMISFETよりも閾値電圧の絶対値の大きな第1導電チャネル型の第3のMISFETと、第2の電源電位と前記第2のMISFETとの間に接続され、該第2のMISFETよりも閾値電圧の絶対値の大きな第2導電チャネル型の第4のMISFETとを、備えている。

【0005】第3の発明は、CMIS型集積回路装置に おいて、第1の回路と第2の回路とを、それらの入出力 側に交互に接続している。第1の回路は、第1導電チャ ネル型の第1のMISFET及び第2導電チャネル型の第2の MISFETからなるCMISFET で構成された第1の論理回路中 の該第2のMISFETと、第2の電源電位との間に、該第2 のMISFETよりも閾値電圧の絶対値の大きな第2導電チャ ネル型の第3のMISFETを接続した回路である。第2の回 路は、第2導電チャネル型の第4のMISFET及び第1導電 チャネル型の第5のMISFETからなるCMISFET で構成され た第2の論理回路中の該第5のMISFETと、第1の電源電 位との間に、該第5のMISFETよりも閾値電圧の絶対値の 大きな第1導電チャネル型の第6のMISFETを接続した回 路である。第4の発明は、第1、第2又は第3の発明の CMIS型集積回路装置において、前記閾値電圧の絶対 値を、MISFETのゲート長を長く設定することによって大 きくしている。

【0006】第5の発明は、第1、第2又は第3の発明 のCMIS型集積回路装置において、前記閾値電圧の絶 対値を、バックゲートバイアスを印加することによって 大きくしている。第6の発明では、第1の発明の第3の MISFET、第2の発明の第3と第4のMISFET、又は第3の 発明の第3と第6のMISFETを、それらのFETのゲート 電位を制御してアクティブモード時にオン状態、スタン バイモード時にカットオフ (オフ状態) にするようにし ている。第7の発明は、CMIS型集積回路装置におい て、第2導電型の半導体基板と、前記半導体基板上に形 成された第1導電チャネル型の第1のMISFETと、前記半 導体基板上にそれぞれ電気的に分離されて形成された第 1導電型の第1及び第2のウェルと、前記第1のウェル 内に形成された第2導電チャネル型の第2のMISFETと、 前記第2のウェル内に形成された第2導電チャネル型の 第3のMISFETとを備えている。そして、前記第2と第3 のMISFETに異なったバックゲートバイアスを印加するよ うになっている。第8の発明は、CMIS型集積回路装 置において、第2導電型の半導体基板と、前記半導体基 板上にそれぞれ電気的に分離されて形成された第1導電

)

型の第1、第2及び第3のウェルと、前記第1のウェル内に形成された第2導電チャネル型の第1のMISFETと、前記第2及び第3のウェル内にそれぞれ形成された第2導電型の第4及び第5のウェルと、前記第4及び第5のウェル上に形成された第1導電チャネル型の第2及び第3のMISFETとを備えている。そして、前記第2と第3のMISFETに異なったバックゲートバイアスを印加するようになっている。

【0007】第9の発明は、第7又は第8の発明のCM IS型集積回路装置において、前記第3のMISFETのバッ クゲートバイアスの絶対値を、前記第2のMISFETのバッ クゲートバイアスの絶対値よりも常に大きくしておき、 スタンバイモード時に前記第3のMISFETのゲートを制御 してカットオフさせるようになっている。第100発明 は、第7又は第8の発明のCMIS型集積回路装置にお いて、スタンバイモード時に前記第3のMISFETのゲート を制御してカットオフさせるのとほぼ同時に、前記第3 のMISFETのバックゲートバイアスの絶対値を、前記第2 のMISFETのバックゲートバイアスの絶対値よりも大きく するようになっている。第11の発明は、CMIS型集 積回路装置において、第2導電型の半導体基板と、前記 半導体基板上にそれぞれ電気的に分離されて形成された 第1導電型の第1、第2、第3及び第4のウェルと、前 記第1及び第3のウェル内にそれぞれ形成された第2導 電型の第5及び第6のウェルと、前記第5及び第6のウ ェル上にそれぞれ形成された第1導電チャネル型の第1 及び第3のMISFETと、前記第2及び第4のウェル内にそ れぞれ形成された第2導電チャネル型の第2及び第4の MISFETとを備えている。そして、前記第1と第3のMISF ETに異なったバックゲートバイアスを印加し、かつ前記 第2と第4のMISFETに異なったバックゲートバイアスを 印加するようになっている。

【0008】第12の発明は、CMIS型集積回路装置 において、第2導電型の半導体基板と、前記半導体基板 上にそれぞれ電気的に分離されて形成された第1導電型 の第1、第2及び第3のウェルと、前記半導体基板上に 形成された第1導電チャネル型の第1のMISFETと、前記 第1及び第3のウェル内にそれぞれ形成された第2導電 チャネル型の第2及び第4のMISFETと、前記第2のウェ ル内に形成された第2導電型の第4のウェルと、前記第 4のウェル上に形成された第1導電チャネル型の第3の MISFETとを備えている。そして、前記第1と第3のMISF ETに異なったバックゲートバイアスを印加し、かつ前記 第2と第4のMISFETに異なったバックゲートバイアスを 印加するようになっている。第13の発明は、第11又 は第12の発明のCMIS型集積回路装置において、前 記第3のMISFETのバックゲートバイアスの絶対値を、前 記第1のMISFETのバックゲートバイアスの絶対値よりも 常に大きくすると共に、前記第4のMISFETのバックゲー トバイアスの絶対値を、前記第2のMISFETのバックゲー

40

トバイアスの絶対値よりも常に大きくしておき、スタンパイモード時に前記第3及び第4のMISFETのゲートを制御してカットオフさせるようになっている。

【0009】第14の発明は、第11又は第12の発明 のCMIS型集積回路装置において、スタンバイモード 時に前記第3及び第4のMISFETのゲートを制御してカッ トオフさせるのとほぼ同時に、前記第3のMISFETのバッ クゲートバイアスの絶対値を、前記第1のMISFETのバッ クゲートバイアスの絶対値よりも大きくすると共に、前 記第4のMISFETのバックゲートバイアスの絶対値を、前 記第2のMISFETのバックゲートバイアスの絶対値よりも 大きくするようになっている。第15の発明は、CMI S型集積回路装置の製造方法において、第2導電型の半 導体基板上に耐酸化性材料をパターニングする第1の工 程と、前記耐酸化性材料をマスクにして第1導電型の不 純物を導入する第2の工程と、前記半導体基板を酸化し て酸化膜を形成する第3の工程と、前記酸化膜の一部を 除去する第4の工程と、前記酸化膜をマスクにして第2 導電型の不純物を導入する第5の工程とを、順に施すよ うにしている。

[0010]

【作用】第1、第4、第5及び第6の発明によれば、以 上のようにCMIS型集積回路装置を構成したので、ア クティブモード時に第3のMISFETがオン状態となり、論 理回路が通常の動作を行う。スタンバイモード時には、 第3のMISFETがオフ状態となり、論理回路への電流経路 が遮断される。第2、第4、第5及び第6の発明によれ ば、アクティブモード時に第3及び第4のMISFETがオン 状態となり、論理回路が通常の動作を行う。スタンバイ モード時には、第3及び第4のMISFETがオフ状態となる ので、論理回路への電流経路が遮断される。第3、第 4、第5及び第6の発明によれば、アクティブモード時 に第3及び第6のMISFETがオン状態となり、第1の論理 回路が通常の動作を行う。第1の論理回路の論理結果 は、第2の論理回路に入力され、その第2の論理回路で 通常の論理動作が行われる。スタンバイモード時には、 第3及び第6のMISFETがオフ状態となるので、第1及び 第2の論理回路への電流経路が遮断される。

【0011】第7、第8、第9及び第10の発明によれば、アクティブモード時に第3のMISFETがオン状態となり、第1及び第2のMISFETが入力信号に応じた通常の動作を行う。スタンバイモード時には、第3のMISFETがオフ状態となるので、第1及び第2のMISFETへの電流経路が遮断される。第11、第12、第13及び第14の発明によれば、アクティブモード時に第3及び第4のMISFETがオン状態となり、第1及び第2のMISFETが入力信号に応じた通常の動作を行う。スタンバイモード時には、第3及び第4のMISFETがオフ状態となるので、第1及び第2のMISFETへの電流経路が遮断される。第15の発明によれば、耐酸化性材料をマスクにして第1導電型の不

8

純物を半導体基板に導入すれば、第1 導電型のウェルが 形成される。酸化膜の一部が除去された該酸化膜をマス クにして第2 導電型の不純物を半導体基板に導入すれ ば、第1 導電型のウェルで囲まれた、該半導体基板と同 一導電型の第2 導電型のウェルが形成される。

[0012]

【実施例】本発明の実施例では、CMIS型集積回路装置の一つであるCMOS型集積回路装置とその製造方法について説明する。

10 第1の実施例

図1は、本発明の第1の実施例を示すCMOS型集積回 路装置の回路図である。このCMOS型集積回路装置 は、第1のMISFETであるNMOS1と第2のMISFETであ るPMOS2とからなるCMOSインバータで構成され た論理回路を有し、そのNMOS1のソースが第1の電 源電位である接地電位 Vssに接続されると共に、その PMOS2のソースが内部電源ラインLVCに接続され ている。NMOS1及びPMOS2のゲートには入力信 号 I Nが入力され、そのNMOS1及びPMOS2のド レインから出力信号OUTが出力される。内部電源ライ ンLVCと第2の電源電位である電源電位Vccとの間 には、第3のMISFETであるPMOS3が接続され、その PMOS3のゲートに、スタンバイモード時に高レベル (以下、"H"という)になる制御信号SLPが印加さ れるようになっている。NMOS1及びPMOS2は、 低電圧動作に適するように閾値電圧Vt の絶対値(以下 特にことわらない限り、単に閾値電圧と言う場合はその 絶対値を示す)を十分低く設定してある。 PMOS3の ゲート長は、論理回路を構成するNMOS1及びPMO S2のゲート長より長く形成されている。

【0013】次に、動作を説明する。アクティブモード時には、制御信号SLPを低レベル(以下、"L"という)にしておけばPMOS3がオン状態となる。すると、NMOS1及びPMOS2からなる論理回路は、通常のインバータ動作を行い、入力信号INが"H"の時、NMOS1がオン状態、PMOS2がオフ状態となり、出力信号OUTが"L"となる。入力信号INが"L"の時、NMOS1がオフ状態、PMOS2がオン状態となり、出力信号OUTが"H"となる。論理回路の入力信号INが"H"の時、スタンバイモードになるように制御信号LSPを"H"にすると、PMOS3がオフ状態となり、論理回路への電流経路が遮断される。この第1の実施例のCMOS型集積回路装置では、次のような効果(a)、(b)がある。

【0014】(a) PMOS2と3は、同一のチャネル不純物プロファイルをもつMOSFETであるが、閾値電圧Vtを大きくするためにPMOS3のゲート長がPMOS2のゲート長よりも長く設定されているので、カットオフ特性が改善されている。MOSFETにおいては、一般50 に、ゲート長が短くなるとショートチャネル効果が現

れ、閾値電圧Vt が低下してサブスレショルド特性が悪 化する。図2は、ゲート長Lの異なる2つのMOSFETのド レイン電流Ixーゲート電圧Voの特性図であり、横軸 のゲート電圧 V。は対数でプロットしてある。 MOSFETの サブスレショルド領域におけるドレイン電流Ixは、ゲ ート電圧V。に対して指数関数的に変化する。閾値電圧

$$I_{DS} = I_{0} \cdot 10^{-\frac{V_{t} - V_{OS}}{S}}$$

のように表せる。スタンバイ時のリーク電流は、ゲート 電圧V。が0Vの時のサブスレショルド電流に主に起因 する。ゲート長Lの短いMOSFET及びゲート長Lの長いMO SFETのゲート電圧 $V_0 = 0$ Vの時のドレイン電流 I_{11} 及

10

【数1】

※び I uは、次式(2)のように表現できる。 [0015]

【数2】

$$I_{L1} = I_{0} \cdot 10^{-\frac{V_{t1}}{S_{1}}} \qquad I_{L2} = I_{0} \cdot 10^{-\frac{V_{t2}}{S_{2}}}$$

但し、 V_{t1} , V_{t2} ; ドレイン電流が I_{fl} の時の閾値電圧

(b) 前記(a)における具体的な数値を仮定してこ の第1の実施例の効果を検証してみる。電源電位 V c c として1Vを想定し、論理回路を構成するNMOS1及 びPMOS2の閾値電圧Vt を電源電圧Vccの20% の0.2 Vに設定する。短いゲート長しのサブスレショ ルド係数S₁=0.1 V/dec、長いゲート長のサブスレ ショルド係数S₂=0.08 V/dec、閾値電圧V₁₂= 0. 4 V、ドレイン電流 I₀=1 E-7 A/μ mとする と、ドレイン電流 I u=1E-9A/μ m、I u=1E-12 Α/μ mとなる。従来の方式において、単位論理回 路のチャネル幅が10μm、100万論理回路を1チッ プに搭載したデバイスでは、リーク電流の合計が10m Aにもなってしまう。温度が上昇した場合、サブスレシ ョルド係数Sの値が大きくなるので、さらにリーク電流 が激増する。そのため、携帯機器等のバッテリオペレー ション (電池駆動) をねらった低消費電力デバイスでは 致命的となる。これに対し、本実施例のように閾値電圧 Vt を大きくするためにPMOS3のゲート長を長くし た場合、リーク電流を約1000分の1に低減できる。 以上のように、この第1の実施例では、カットオフ特性 が改善され、スタンバイ時のリーク電流が大幅に抑制さ れることがわかる。

【0016】第2の実施例

図3は、本発明の第2の実施例を示すCMOS型集積回 路装置の回路図である。このCMOS型集積回路装置 は、第1のMISFETであるPMOS11及び第2のMISFET であるNMOS12からなるCMOSインバータで構成 された論理回路を有し、そのPMOS11のソースが電 源電位Vcck接続され、さらにそのNMOS12のソ ースが内部接地ラインLVSに接続されている。このP MOS11及びNMOS12のゲートには入力信号IN ★50

- ★ が入力され、それらのドレインから出力信号OUTが出 力される。内部接地ラインLVSと接地電位Vssとの 間には、第3のMISFETであるNMOS13が接続されて いる。NMOS13のゲートには、スタンバイモード時 に "L"になる反転制御信号/SLPが印加されてい る。PMOS11及びNMOS12は、低電圧動作に適 するように閾値電圧Vt を十分低く設定してある。閾値 電圧Vt を大きくするため、NMOS13のゲート長は 論理回路を構成する PMOS11及びNMOS12のゲ ート長より長く形成されている。
- 【0017】次に、動作を説明する。アクティブモード 30 時には、反転制御信号/SLPを"H"にしておけば、 NMOS13がオン状態となる。すると、論理回路は通 常の動作を行い、入力信号 I Nが "H" の時、 PMO S 11がオフ状態、NMOS12がオン状態となり、出力 信号OUTが "L"となる。入力信号 INが "L"の 時、PMOS11がオン状態、NMOS12がオフ状態 となり、出力信号OUTが"H"となる。入力信号IN が "L" の時、スタンバイモードになるように反転制御 信号/SLPを"L"にすると、NMOS13がオフ状 態となり、論理回路への電流経路が遮断される。以上の ように、この第2の実施例では、NMOS12と13が 同一のチャネル不純物プロファイルをもつMOSFETである が、閾値電圧Vtを高くするためにNMOS13のゲー ト長をNMOS12のゲート長よりも長く設定している ので、カットオフ特性を改善でき、第1の実施例と同様 の効果が期待できる。

【0018】第3の実施例

図4は、本発明の第3の実施例を示すCMOS型集積回 路装置の回路図である。このCMOS型集積回路装置 は、第1のMISFETであるNMOS21及び第2のMISFET

30

12

であるPMOS22からなるCMOSインバータで構成 された論理回路を有し、そのNMOS21及びPMOS 22のゲートに入力信号 INが入力され、それらのドレ インから出力信号OUTが出力されるようになってい る。NMOS21のソースには内部接地ラインLVSが 接続され、その内部接地ラインLVSと接地電位Vss との間に、第3のMISFETであるNMOS23が接続され ている。PMOS22のソースには内部電源ラインLV Cが接続され、その内部電源ラインLVCと電源電位V ccとの間に、第4のMISFETであるPMOS24が接続 されている。NMOS23のゲートには、スタンバイモ ード時に"L"になる反転制御信号/SLPが印加さ れ、さらにPMOS24のゲートには、スタンバイモー ド時に"H"になる制御信号SLPが印加されている。 論理回路を構成するNMOS21及びPMOS22は、 低電圧動作に適するように閾値電圧Vt を十分低く設定 してある。 閾値電圧Vt を大きくするため、NMOS2 3及びPMOS24のゲート長は、NMOS21及びP MOS22のゲート長より長く形成されている。

【0019】次に、動作を説明する。アクティブモード 時には、反転制御信号/SLPを"L"に、制御信号S LPを"H"にしておけば、NMOS23及びPMOS 24がオン状態となる。すると、論理回路は通常のイン バータ動作を行い、入力信号 I Nが "H" の時、NMO S21がオン状態、PMOS22がオフ状態となり、出 力信号OUTが "L"となる。入力信号 INが "L"の 時、NMOS21がオン状態、PMOS22がオン状態 となり、出力信号OUTが"H"となる。スタンバイモ ードになるように反転制御信号/SLPを"L"に、制 御信号SLPを"H"にすると、NMOS23及びPM OS24がいずれもオフ状態となり、論理回路への電流 経路が遮断される。この第3の実施例では、次のような 効果がある。第1及び第2の実施例では、スタンバイモ ード時の論理回路の出力信号OUTが"H"か"L"に 固定、あるいはそのどちらかになる確率が非常に大きい 場合、エリアペナルティ(占有面積)を最小限に抑えて 効果的にリーク電流を低減することができる。ところ が、レジスタ等のような、スタンバイモード時の論理回 路の出力信号OUTが "H" か "L" のどちらになるか 定まらない場合には、電源電位Vcc及び接地電位Vs sの両側にゲート長を長く設定したトランジスタを挿入 する必要がある。これに対し、この第3の実施例では、 NMOS21と23、及びPMOS22と24はそれぞ れ同一のチャネル不純物プロファイルをもつMOSFETであ るが、閾値電圧Vt を高くするため、NMOS23のゲ ート長をNMOS21のゲート長よりも長く設定し、さ らにPMOS24のゲート長をPMOS22のゲート長 よりも長く設定しているので、カットオフ特性を改善で きる。そのため、論理回路の出力信号OUTのレベルに かかわりなく、スタンバイモード時のリーク電流を抑制

できる。

【0020】第4の実施例

図5は、本発明の第4の実施例を示すCMOS型集積回 路装置の回路図である。このCMOS型集積回路装置で は、第1及び第2の実施例で示した方式を交互にシリー ズ接続(直列接続)した構成となっている。即ち、第1 のMISFETであるNMOS31及び第2のMISFETであるP MOS32からなるCMOSインバータで構成された第 1の論理回路を有し、そのNMOS31及びPMOS3 2のゲートに入力信号 I Nが入力される。NMOS31 のソースが接地電位Vssに接続され、さらにPMOS 3 2 のソース側の内部電源ラインLVCと電源電位V c cとの間に、第3のMISFETであるPMOS33が接続さ れている。PMOS33のゲートには、スタンバイモー ド時に "H"になる制御信号SLPが印加されている。 第1の論理回路を構成するNMOS31及びPMOS3 2のドレイン側には、第2の論理回路の入力側が接続さ れている。この第2の論理回路は、第4のMISFETである PMOS34及び第5のMISFETであるNMOS35から なるCMOSインバータで構成され、そのPMOS34 及びNMOS35のドレインから出力信号OUTが出力 される。PMOS34のソースが電源電位Vccが接続 され、NMOS35のソース側の内部接地ラインLVS と接地電位Vssとの間に、第6のMISFETであるNMO S36が接続されている。NMOS36のゲートには、 スタンバイモード時に"L"になる反転制御信号/SL Pが印加されている。第1の論理回路を構成するNMO S31及びPMOS32と第2の論理回路を構成するP MOS34及びNMOS35は、低電圧動作に適するよ うに閾値電圧Vt が十分低く設定してある。さらに、閾 値電圧を高くするため、PMOS33のゲート長がPM OS32のゲート長よりも長く形成されると共に、NM OS36のゲート長がNMOS35のゲート長よりも長 く形成されている。

【0021】次に、動作を説明する。アクティブモード 時には、制御信号LSPを"L"に、反転制御信号/L SPを"H"にしておけば、PMOS33及びNMOS 36がオン状態となる。すると、第1及び第2の論理回 路は通常のインバータ動作を行い、入力信号INが "H"の時、NMOS31がオン状態、PMOS32が 40 オフ状態となり、そのNMOS31のドレインが"L" となる。NMOS31のドレインが"L"になると、P MOS34がオン状態、NMOS35がオフ状態とな り、出力信号OUTが"H"となる。入力信号INが "L"の時には、出力信号OUTが "L"となる。スタ ンバイモードになるように制御信号SLPを"H"に、 反転制御信号/SLPを"L"にすると、PMOS33 及びNMOS36がいずれもオフ状態となり、第1及び 第2の論理回路への電流経路が遮断される。そのため、 50 入力信号INのレベルに応じて、PMOS32あるいは

NMOS35のリーク電流がなくなる。この第4の実施例では、次のような効果がある。この第4の実施例は、第1及び第2の実施例を組み合わせ、スタンバイモード時の各段の論理回路の出力レベルに合わせて電源電位Vcc及び接地電位Vss側にゲート長の長いPMOS33及びNMOS36を挿入しているので、エリアペナルティを最小限に抑えて、効果的にリーク電流を低減できる。

【0022】第5の実施例

図6は、本発明の第5の実施例を示すCMOS型集積回 路装置の回路図である。このCMOS型集積回路装置 は、第1のMISFETであるNMOS 41及び第2のMISFET であるPMOS42からなるCMOSインバータで構成 された論理回路を有し、それらのNMOS41及びPM OS42のバックゲート (ウェル) がソースに接続され てゼロバイアスとなっている。NMOS41のソース は、接地電位Vssに接続されている。NMOS41及 びPMOS42のゲートに入力信号INが入力され、そ れらのドレインから出力信号OUTが出力される。 PM OS42のソースは、内部電源ラインLVCに接続され ている。内部電源ラインLVCと電源電位Vccとの間 には、第3のMISFETであるPMOS43が接続されてい る。PMOS43のゲートには、スタンバイモード時に "H"になる制御信号SLPが印加されている。さら に、PMOS43のバックゲートには、基板効果によっ て閾値電圧Vt を高くするために、ソースよりも高い電 位に設定されたバックバイアスVbbpが印加されてい る(以下特にことわらない限り、バックバイアスの値は それぞれのMOSFETのソース電位を基準にとることにす る)。いずれのNMOS41及びPMOS42,43 も、低電圧動作に適するように閾値電圧Vt を十分低く 設定してある。PMOS42と43のウェルは分離され ている。

【0023】図7は、図6の概略のデバイス構造断面図である。この第5の実施例では、PMOS42と43のウェルを分離してやればよいので、従来知られているP型半導体基板を用いたNウェル構造がそのまま使用できる。この図7のデバイス構造では、P型シリコン基板からなる半導体基板50内に、Pウェル51と第1のウェルであるNウェル52と第2のウェルであるNウェル53とが形成され、それらのウェル間に素子分離用のフィールド酸化膜54が設けられている。Pウェル51にはNMOS41が、Nウェル52にはPMOS42が、さらにNウェル53にはPMOS43がそれぞれ形成されている。即ち、Pウェル51には、ソース領域であるN*

*型拡散層41S、ドレイン領域であるN型拡散層41 D、及びバックバイアス用のN型拡散層41Bが形成され、さらにそのN型拡散層41S,41D間上に、ゲート酸化膜55を介してゲート電極41Gが形成されてい

14

۰

【0024】PMOS42と43は、それぞれ別のNウ ェル52と53に形成されていて、別個にバックバイア スが設定可能となっている。つまり、Nウェル52に は、ソース領域であるP型拡散層42S、ドレイン領域 であるP型拡散層42D、及びバックバイアス用のN型 拡散層42Bが形成され、さらにそのP型拡散層42 S, 42D間上に、ゲート酸化膜55を介してゲート電 極42Gが形成されている。また、Nウェル53には、 ソース領域であるP型拡散層43S、ドレイン領域であ るP型拡散層43D、及びバックバイアス用のN型拡散 層43Bが形成され、さらにそのP型拡散層43S,4 3 D間上に、ゲート酸化膜 5 5を介してゲート電極 4 3 Gが形成されている。図7のデバイス構造において、実 際のデバイスではNMOS41及びPMOS42, 43 の上に層間絶縁膜や配線層が形成されるが、ここでは図 示が省略されており、各電極間の電気的接続関係のみを 示している(以下のデバイス構造断面図においても同様 である)。

【0025】次に、動作を説明する。アクティブモード時には、制御信号SLPを"L"にしておけば、PMOS43がオン状態となる。すると、NMOS41及びPMOS42からなる論理回路は、第1の実施例と同様に、通常のインバータ動作を行う。論理回路の入力信号INが"H"の時、スタンバイモードになるように制御30信号SLPを"H"にすると、PMOS43がオフ状態となり、論理回路への電流経路が遮断され、PMOS42のリーク電流がなくなる。また、PMOS43に印加するバックバイアスVbbpと制御信号SLPを同期させてアクティブモード時には該バックバイアスVbbpを0V、スタンバイモード時には該バックバイアスVbbpとして正の電位を印加するような動作も可能である。この第5の実施例では、次のような効果(1)~(3)がある。

(1) PMOS42と43は、同一のチャネル不純物 2^{2} 40 プロファイルをもつ 2^{2} 50 プロファイルをもつ 2^{2} 60 ヴェルにはバックバイアス 2^{2} 70 り 2^{2} 6 り 2^{2} 70 が 2^{2} 70 が 2^{2} 8 が 2^{2} 9 が 2^{2}

[0026]

【数3】

 $\Delta Vt = K \left(\sqrt{Vbbp + 2\phi_{RR}} - \sqrt{2\phi_{RR}} \right) \qquad \cdot \cdot \cdot (3)$

但し、K; 基板効果係数

øpp;基板のフェルミ準位

また、MOSFETのサブスレショルド領域におけるドレイン電流 I stは、ゲート電圧 V をに対して指数関数的に変化する。そのため、第1の実施例と同様に、関値電圧を V t、ゲート・ソース間電圧 V ss= V t の時のドレイン電流を I o、サブスレショルド係数を S とすれば、ドレイン電流 I sを前記 (1) 式のように表せる。スタンバイ

$$I_{L1} = I_0 \cdot 10^{-\frac{V_t}{S}}$$

従って、バックバイアスV b b p によって閾値電圧Vt を ΔV t だけ上昇させた場合、リーク電流 I ω は該バックバイアスV b b p によるサブスレショルド係数Sの変 %

$$I_{L2} = I_{L1} \cdot 10^{-\frac{\Delta V_1}{S}}$$

前記(1)において具体的な数値を仮定して効 (2) 果を検証してみる。第1の実施例と同様に、電源電位V ccとして1Vを想定し、閾値電圧Vtを該電源電位V ccの20%の0.2Vに設定する。基板効果係数K= 0. 3 V^{1/2}、サブスレショルド係数S=0. 0 8 V/d ec、フェルミ準位2 φm=0.7 V、ドレイン電流 I。 $= 1 E - 7 A/\mu m c$ $= 1 E - 7 A/\mu m c$ かけない場合、単位チャネル幅あたりのリーク電流は 3. 2E-10A となる。単位論理回路のチャネル幅が 10μm、100万論理回路を1チップに搭載したデバ イスでは、リーク電流の合計が3.2mAにもなってし まう。温度が上昇した場合、サブスレショルド係数Sの 値が大きくなるので、さらにリーク電流が激増する。そ のため、バッテリオペレーションをねらった低消費電力 デバイスでは致命的となる。これに対し、この第5の実 施例のように、PMOS43にバックバイアスVbbp を印加した場合、例えばVbbp=3Vとすると、閾値 電圧Vt の上昇分 ΔVt = 0. 33Vとなり、リーク電 流を約13000分の1に低減できる。以上のように、 カットオフ特性が改善され、、スタンバイ時のリーク電 流が大幅に抑制されることがわかる。

【0027】 (3) PMOS 4 3 に印加するバックバイアスV b b p と制御信号S L Pを同期させてアクティブモード時には該バックバイアスV b b p に O V、スタンバイモード時には該バックバイアスV b b p に正の電位を印加するような動作をさせると、スタンバイモード時には前記(1),(2)と全く同様の効果が得られる。しかも、アクティブモード時に PMOS 4 3 の関値電圧 V t が低下するので、該 PMOS 4 3 のインピーダンスが小さくなってそのドレイン電流 I_{155} が増え、該 PMOS 4 3 の挿入にともなう駆動力の低下を防止でき、該 PMOS 4 3 のチャネル幅を縮小できる。このため、エリアペナルティが少なくなり、より高集積化が可能となる。

【0028】第6の実施例

16

*時のリーク電流は、ゲート電圧 $V_{\mathfrak{e}}$ が0Vの時のサブスレショルド電流に主に起因する。ゲート電圧 $V_{\mathfrak{e}}=0$ Vの時のドレイン電流 $I_{\mathfrak{u}}$ は、前記 (2)式と同様に、次式 (2-1)のように表現できる。

【数4】

...(2-1)

※動を無視すれば、次式(4)となる。

【数5】

... (4)

★図8は、本発明の第6の実施例を示すCMOS型集積回 路装置の回路図である。このCMOS型集積回路装置 は、第2の実施例とほぼ同様に、第1のMISFETであるP MOS61及び第2のMISFETであるNMOS62からな るCMOSインバータで構成された論理回路を有し、そ れらのPMOS61及びNMOS62のバックゲート (ウェル) がソースに接続されてゼロバイアスとなって いる。PMOS61及びNMOS62のゲートには入力 信号INが入力され、それらのドレインから出力信号O UTが出力される。PMOS61のソースには、電源電 位Vccが接続されている。NMOS62のソースには 内部接地ラインLVSが接続され、その内部接地ライン LVSと接地電位Vssとの間に、第3のMISFETである NMOS63が接続されている。NMOS62と63の ウェルは分離されており、該NMOS63のバックゲー 30 トには、ソースよりも低い電位に設定されたバックバイ アスVbbnが印加されている。また、NMOS63の ゲートには、スタンバイモード時に"L"になる制御信 号/SLPが印加されている。第5の実施例と同様に、 いずれのPMOS61及びNMOS62, 63も、低電 圧動作に適するように閾値電圧Vt を十分低く設定して ある。

【0029】図9は、図8の概略のデバイス構造断面図である。この第6の実施例では、NMOS62と63のウェルを分離してやる必要があるが、P型半導体基板を用いたNウェル構造では、Pウェル同士が電気的に分離されていないので、二重拡散構造にしてPウェル間を分離してやらねばならない。図9のデバイス構造において、P型シリコン基板からなる半導体基板70内には、第1のウェルであるPMOS61用のNウェル71、第2のウェルであるPウェル間分離用のNウェル72、及び第3のウェルであるPウェル間分離用のNウェル73が形成されている。Nウェル72内には第4のウェルであるNMOS62用のPウェル74が形成されると共

★50 に、Nウェル73内には第5のウェルであるNMOS6

30

3用のPウェル75が形成されている。NMOS62と63は、それぞれ別個のPウェル74及び75に形成されていて、別個にバックバイアスが設定可能となってい

【0030】即ち、半導体基板70内に形成された各N ウェル71,72,73間は素子分離用のフィールド酸 化膜76で分離されている。Nウェル71には、ソース 領域であるP型拡散層61S、ドレイン領域であるP型 拡散層61D、及びバックバイアス用のN型拡散層61 Bが形成され、そのP型拡散層61S, 61D間上に、 ゲート酸化膜77を介してゲート電極61Gが形成され ている。Nウェル72内には、Pウェル74が形成され ると共に、バックバイアス用のN型拡散層78が形成さ れている。Pウェル74には、ソース領域であるN型拡 散層62S、ドレイン領域であるN型拡散層62D、及 びバックバイアス用のP型拡散層62Bが形成され、さ らにそのN型拡散層62S,62D間上に、ゲート酸化 膜77を介してゲート電極62Gが形成されている。N ウェル73内には、Pウェル75が形成されると共に、 バックバイアス用のN型拡散層79が形成されている。 Pウェル75には、ソース領域であるN型拡散層63 S、ドレイン領域であるN型拡散層63D、及びバック バイアス用のP型拡散層63Bが形成され、さらにその N型拡散層63S, 63D間上に、ゲート酸化膜77を 介してゲート電極63Gが形成されている。

【0031】次に、動作を説明する。アクティブモード時には、第2の実施例と同様に、反転制御信号/SLPを"H"にしておけば、NMOS63がオン状態となり、論理回路が通常のインバータ動作を行う。論理回路の入力信号INが"L"の時、スタンバイモードになるように反転制御信号/SLPを"L"にすると、NMOS63がオフ状態となり、該論理回路への電流経路が遮断され、NMOS62のリーク電流がなくなる。また、第5の実施例とほぼ同様に、NMOS63に印加するバックバイアスVbbnと反転制御信号/SLPを同期させてアクティブモード時には該バックバイアスVbbnに負の電位を印加するような動作も可能である。

【0032】この第6の実施例では、次のような効果(a), (b) がある。

(a) NMOS62と63は同一のチャネル不純物プロファイルをもつMOSFETであるが、該NMOS63のウェルにはバックバイアスVbbnが印加されているので、閾値電圧Vtが上昇する。そのため、バックバイアスVbbnの極性が第5の実施例と逆になっているが、その第5の実施例の効果(1),(2)と同様の効果が期待できる。

(b) NMOS63に印加するバックバイアスVbb nと反転制御信号/SLPを同期させてアクティブモー ド時には該バックバイアスVbbnにOV、スタンバイ 18

モード時には該バックバイアスVbbnに負の電位を印加するような動作をさせると、スタンバイモード時には前記(a)と全く同様の効果が得られる。しかも、第5の実施例の効果(3)と同様に、アクティブモード時にNMOS63の閾値電圧Vtが低下するので、該NMOS63の挿入にともなう駆動力の低下を防止でき、該NMOS63のチャネル幅を縮小できる。このため、エリアペナルティが少なくなり、より高集積化が可能となる。

10 【0033】第7の実施例

図10は、本発明の第7の実施例を示すCMOS型集積 回路装置の回路図である。このCMOS型集積回路装置 は、第1のMISFETであるNMOS81及び第2のMISFET であるPMOS82からなるCMOSインバータで構成 された論理回路を有し、そのNMOS81及びPMOS 82のゲートに入力信号 INが入力され、それらのドレ インから出力信号OUTが出力される。論理回路を構成 するNMOS81及びPMOS82のバックゲート(ウ ェル)は、ソースに接続されてゼロバイアスとなってい る。NMOS81のソースには内部接地ラインLVSが 接続され、その内部接地ラインLVSと接地電位Vss との間に、第3のMISFETであるNMOS83が接続され ている。NMOS81と83のウェルは分離されてお り、該NMOS83のバックゲートには、ソースよりも 低い電位に設定されたバックバイアスVbbnが印加さ れ、さらに該NMOS83のゲートには、スタンバイモ ード時に"L"になる反転制御信号/SLPが印加され ている。PMOS82のソースには内部電源ラインLV Cが接続され、その内部電源ラインLVCと電源電位V ccとの間に、第4のMISFETであるPMOS84が接続 されている。PMOS82と84のウェルは分離されて おり、該PMOS84のバックゲートには、ソースより も高い電位に設定されたバックバイアスVbbpが印加 されている。PMOS84のゲートには、スタンバイモ ード時に "H"になる制御信号SLPが印加されてい る。これらいずれのNMOS81,83及びPMOS8 2,84も、第5の実施例と同様に、低電圧動作に適す るように閾値電圧Vt を十分低く設定してある。

【0034】図11は、図10の概略のデバイス構造断 面図である。P型シリコン基板からなる半導体基板90内には、第1のウェルであるPウェル間分離用のNウェル91、第2のウェルであるPMOS82用のNウェル92、第3のウェルであるPかコル間分離用のNウェル93、及び第4のウェルであるPMOS84用のNウェル94が形成されている。Nウェル91内には第5のウェルであるNMOS81用のPウェル95が形成されると共に、Nウェル93内にも第6のウェルであるNMOS81と83はそれぞれ別のPウェル95及び96に形成され、さらにPMOS82と84はそれぞれ別個のNウェ

20

30

50

能である。

ル92及び94に形成されていて、それぞれ別個にバッ クバイアスが設定可能となっている。各Nウェル91, 92,93,94間には、素子分離用のフィールド酸化 膜97が設けられている。Nウェル91内には、Pウェ ル95が形成されると共に、バックバイアス用のN型拡 散層99が形成されている。Pウェル95には、ソース 領域であるN型拡散層 81S、ドレイン領域であるN型 拡散層81D、及びバックバイアス用のP型拡散層81 Bが形成され、さらにそのN型拡散層81S,81D間 上に、ゲート酸化膜98を介してゲート電極81Gが形 成されている。Nウェル92には、ソース領域であるP 型拡散層82S、ドレイン領域であるP型拡散層82 D、及びバックバイアス用のN型拡散層82Bが形成さ れ、さらにそのP型拡散層82S,82D間上に、ゲー ト酸化膜98を介してゲート電極82Gが形成されてい る。

【0035】Nウェル93内には、Pウェル96が形成 されると共に、バックバイアス用のN型拡散層100が 形成されている。Pウェル96には、ソース領域である N型拡散層83S、ドレイン領域であるN型拡散層83 D、及びバックバイアス用のP型拡散層83Bが形成さ れ、さらにそのN型拡散層83S,83D間上に、ゲー ト酸化膜98を介してゲート電極83Gが形成されてい る。Nウェル94には、ソース領域であるP型拡散層8 4S、ドレイン領域であるP型拡散層84D、及びバッ クバイアス用のN型拡散層84Bが形成され、さらにそ のP型拡散層84S,84D間上に、ゲート酸化膜98 を介してゲート電極84Gが形成されている。図12 は、図10の他の概略のデバイス構造断面図である。N MOS81にはバックバイアスを印加しないので、該N MOS81の形成されている図11のPウェル95は必 ずしも半導体基板90と電気的に分離されている必要が ない。そのため、図12のように、図11のNウェル9 1を省略することもできる。

【0036】次に、動作を説明する。第3の実施例と同 様に、アクティブモード時には反転制御信号/SLPを "H"に、制御信号SLPを"L"にしておけば、NM OS83及びPMOS84がオン状態となり、論理回路 が通常のインバータ動作を行う。スタンバイモードにな るように反転制御信号/SLPを"L"に、制御信号S LPを"H"にすると、NMOS83及びPMOS84 がいずれもオフ状態となり、論理回路への電流経路が遮 断される。そのため、論理回路の入力信号INのレベル にかかわらず、NMOS81あるいはPMOS82のリ ーク電流がなくなる。また、第5の実施例と同様に、バ ックバイアスVbbp、Vbbnと制御信号SLP及び 反転制御信号/SLPを同期させてアクティブモード時 には該バックバイアスVbbp, VbbnにOV、スタ ンバイモード時には該バックバイアスVbbp, Vbb nに正及び負の電位をそれぞれ印加するような動作も可

【0037】この第7の実施例では、次のような効果

(a), (b) がある。

(a) 第5及び第6の実施例では、第1及び第2の実 施例と同様に、スタンバイモード時の論理回路の出力信 号OUTのレベルが "H" か "L" に固定、あるいはど ちらかになる確率が非常に大きい場合、エリアペナルテ ィを最小に抑えて効果的にリーク電流を低減できる。と ころが、スタンバイモード時の論理回路の出力信号OU Tのレベルがどちらになるか定まらない場合には、接地 電位Vss及び電源電位Vccの両側に、バックバイア スを加えて閾値電圧Vt を高くしたトランジスタを挿入 する必要がある。そこで、この第7の実施例では、NM OS83及びPMOS84を設けている。NMOS81 と83、及びPMOS82と84は、それぞれ同一のチ ャネル不純物プロファイルをもつMOSFETであるが、NM OS83及びPMOS84のウェルには、バックバイア スVbbn, Vbbpが印加されているので、基板効果 によってそれらの閾値電圧Vt が上昇する。これによ り、論理回路の出力信号OUTのレベルにかかわりな く、スタンバイモード時のリーク電流を抑制できる。 (b) バックバイアスVbbp, Vbbnと制御信号

SLP及び反転制御信号/SLPを同期させてアクティ ブモード時には該バックバイアスVbbp, Vbbnに 0 V、スタンバイモード時には該バックバイアス V b b p, Vbbnに正及び負の電位をそれぞれ印加するよう な動作をさせると、スタンバイモード時には前記 (a) と全く同様の効果が得られる。その上、アクティブモー ド時にNMOS83及びPMOS84の閾値電圧Vt が 低下するので、第3の実施例と同様に、これらの挿入に ともなう駆動力の低下を防止でき、該NMOS83及び PMOS84のチャネル幅を縮小できる。このため、エ リアペナルティが少なくなり、より高集積化が可能とな

【0038】第8の実施例

図13は、本発明の第8の実施例を示すCMOS型半導 体回路装置の回路図である。このCMOS型集積回路装 置は、第5及び第6の実施例で示した方式を交互にシリ ーズ接続した構成となっている。即ち、第1のMISFETで 40 あるNMOS201及び第2のMISFETであるPMOS2 02からなるCMOSインバータで構成された第1の論 理回路を有し、そのNMOS201及びPMOS202 のゲートに入力信号 I Nが入力される。NMOS201 及びPMOS202のバックゲート(ウェル)はソース に接続され、ゼロバイアスとなっている。NMOS20 1のソースは接地電位Vssに接続されている。PMO S202のソースは、内部電源ラインLVCに接続さ れ、その内部電源ラインLVCと電源電位Vccとの間 に、第3のMISFETであるPMOS203が接続されてい る。PMOS202と203のウェルは分離されてお

30

50

り、そのPMOS203のバックゲートには、ソースよりも高い電位に設定されたバックバイアスVbbpが印加されている。PMOS203のゲートには、スタンバイモード時に"H"になる制御信号SLPが印加されている。

【0039】第1の論理回路の出力側には、第2の論理 回路の入力側が接続されている。この第2の論理回路 は、第4のMISFETであるPMOS204及び第5のMISF ETであるNMOS205からなるCMOSインバータで 構成されており、それらのPMOS204及びNMOS 205のドレインから出力信号OUTが出力される。P MOS204のソースは、電源電位Vccに接続されて いる。NMOS205のソースは、内部接地ラインLV Sに接続され、その内部接地ラインLVSと接地電位V SSとの間に、第6のMISFETであるNMOS206が接 続されている。NMOS205と206のウェルは分離 されており、そのNMOS206のバックゲートには、 ソースよりも低い電位に設定されたバックバイアスVb bnが印加されている。NMOS206のゲートには、 スタンバイモード時に "L"になる反転制御信号/SL Pが印加されている。いずれのNMOS201,20 5,206及びPMOS202,203,204も、低 電圧動作に適するように閾値電圧Vt を十分低く設定し てある。

【0040】次に、動作を説明する。第4の実施例と同 様に、アクティブモード時には、制御信号SLPを "L"に、反転制御信号/SLPを"H"にしておけ ば、PMOS203及びNMOS206がオン状態とな り、第1及び第2の論理回路が通常のインバータ動作を 行う。即ち、第1の論理回路を構成するNMOS201 及びPMOS202により、入力信号INが反転され、 その反転された信号が、第2の論理回路を構成するPM OS204及びNMOS205によって反転され、出力 信号OUTが出力される。スタンバイモードになるよう に制御信号SLPを"H"に、反転制御信号/SLPを "L" にすると、PMOS203及びNMOS206が いずれもオフ状態となり、第1及び第2の論理回路への 電流経路が遮断される。そのため、第1の論理回路の入 力信号INのレベルに応じて、PMOS202あるいは NMOS205のリーク電流がなくなる。また、第4の 実施例と同様に、バックバイアスVbbp、Vbbnと 制御信号SLP及び反転制御信号/SLPとを同期させ てアクティブモード時には該バックバイアスVbbp, VbbnにOV、スタンバイモード時には該バックバイ アスVbbp、Vbbnに正及び負の電位をそれぞれ印 加するような動作も可能である。

【0041】この第8の実施例では、次のような効果(a),(b)がある。

(a) この第8の実施例は、第5及び第6の実施例の 組み合わせで、スタンバイモード時の各段の論理回路の 22

出力レベルに合わせてバックバイアスVbbp, Vbbnを印加したPMOS203及びNMOS206を電源電位Vcc側及び接地電位Vss側に挿入するようにしたので、第4の実施例と同様に、エリアペナルティを最小に抑えて効果的にリーク電流を低減できる。

- (b) バックバイアスVbbp, Vbbnと制御信号 SLP及び反転制御信号/SLPとを同期させてアクティブモード時には該バックバイアスVbbp, Vbbn にOV、スタンバイモード時には該バックバイアスVbbp, Vbbnに正及び負の電位をそれぞれ印加するような動作をさせると、スタンバイモード時には前記
- (a) と全く同様の効果が得られる。その上、アクティブモード時には、PMOS203及びNMOS206の 関値電圧Vtが低下するので、第4の実施例と同様に、これらの挿入にともなう駆動力の低下を防止でき、該PMOS203及びNMOS206のチャネル幅を縮小できる。このため、エリアペナルティが少なくなり、より高集積化が可能となる。

【0042】第9の実施例

20 図14~図20は、図12のデバイス構造の製造方法を 説明するための製造工程図である。この第9の実施例で は、図12に示すデバイス構造が次のような工程(1) ~(8)を経て製造される。

(1) 図14の製造工程

例えば、抵抗率10Qcm程度のP型シリコン基板からなる半導体基板90を用意し、全面に膜厚50mm程度の酸化膜101、及び膜厚200mm程度の窒化膜102を順次堆積する。ホトリングラフィ及びエッチングにより、Nウェルを形成する領域のみ窒化膜102及び酸化膜101を除去し、この除去された窓よりイオン注入によって不純物のリン等を打ち込み、エネルギー180KeV、ドーズ量1.5×10°°cm²程度導入して、第1、第2、及び第3のウェルであるNウェル92,93、94を形成する。

(2) 図15の製造工程

窒化膜102及び酸化膜101を除去せずに、そのまま 1000℃程度のウェット酸化を行い、該窒化膜102 及び酸化膜101の形成されていない領域、即ちNウェ ル領域上に膜厚300nm程度の酸化膜103を形成す 40 る。その後、窒化膜102及び酸化膜101を除去す る。

【0043】(3) 図16の製造工程

Nウェル92,93,94に囲まれたPウェルを形成するため、酸化膜103の一部にホトリソグラフィ及びエッチングを用いて窓部104を開口する。酸化膜103をマスクにして、ボロン等の不純物をドーズ量3×10°c m⁻²程度、打ち込みエネルギー60KeV程度でイオン注入して、Nウェル93内に第4のウェルであるPウェル96を形成すると共に、Nウェル92,93,94間にPウェル95を形成する。

(4) 図17の製造工程

マスクに用いた酸化膜103をエッチングによって除去した後、1150℃程度の高温でドライブインを行い、 Nウェル92、93、94及びPウェル95、96の深さを設定値に仕上げる。半導体基板90の表面には、Nウェル92、93、94を形成する際のマスクの酸化膜103による凹凸が残るが、以降の図面では省略して平坦に表している。

【0044】(5) 図18の製造工程

選択酸化法であるLOCOS (Local Oxidation of Sil icon) 法を用い、素子分離用のフィールド酸化膜97を 膜厚300nm程度形成する。その後、Pウェル95に 形成されるNMOS81、Pウェル96に形成されるN MOS83、Nウェル92に形成されるPMOS82、 及びNウェル94に形成されるPMOS84の閾値電圧 Vt を設定値に仕上げるため、Vt コントロールインプ ラをそれらのNウェル92, 94及びPウェル95, 9 6にそれぞれ行う。このとき、図10に示す論理回路を 構成するNMOS81及びPMOS82とスタンバイコ ントロール用のNMOS83及びPMOS84とは、同 一のVt コントロールインプラが施される。アクティブ 領域にゲート酸化膜98を熱酸化によって膜厚10nm 程度形成し、その上にゲート電極81G,82G,83 G,84Gとなるポリシリコンを気相成長法(CVD 法) によって堆積する。そして、ホトリソグラフィ及び エッチングを用い、ゲート酸化膜98及びポリシリコン をパターニングし、ゲート電極81G,82G,83 G, 84Gを形成する。

【0045】(6) 図19の製造工程

この工程では、NMOS81,83及びPMOS82,84のソース・ドレイン拡散層を形成する。即ち、全面にレジスト膜を塗布した後、ホトリソグラフィにより、N型拡散層81S,81D,82B,83S,83D,84B,100を形成する領域にのみ窓を開けたレジストパターン105をパターニングする。このレジストパターン105をマスクにして、ヒ素等の不純物をイオン注入してN型拡散層81S,81D,82B,83S,83D,84B,100を形成する。

(7) 図20の製造工程

一旦、レジストパターン105を除去した後、今度は逆にP型拡散層81B,82S,82D,83B,84S,84Dを形成する領域にのみ、窓を開けたレジストパターン106をホトリソグラフィによってパターニングする。このレジストパターン106をマスクにして、BF₂等の不純物をイオン注入してP型拡散層81B,82S,82D,83B,84S,84Dを形成する。

【0046】(8) 最終製造工程

図20以降の工程の図示は省略するが、レジストパターン106を除去した後、アニールによってN型拡散層8 1S,81D,82B,83S,83D,84B,10 24

0、及びP型拡散層 81B, 82S, 82D, 83B, 84S, 84Dの不純物を活性化させ、BPSG(ボロンリンガラス)等の層間絶縁膜を形成する。ホトリソグラフィ及びエッチングにより、層間絶縁膜の所定箇所を開口してコンタクトホールを形成した後、アルミ合金等によって配線を施す。必要であれば、配線を多層繰り返して形成する。最後に、全体をパッシベーション膜で覆い、ボンディング用にパッド部を開口してウェハプロセスを終了する。これにより、図12のようなCMOS集10 積回路装置が得られる。

【0047】この第9の実施例では、次のような効果(a)~(d)がある。

- (a) 本実施例の製造方法においては、図16の製造工程に示すように、半導体基板90と同一導電型のPウェル95,96を反対導電型のNウェル92,93,94で囲むように形成する際、マスク用の酸化膜103の一部に孔を開けるようにしているので、工程の増加を最小に抑えて同一導電型のPウェル95,96と半導体基板90の分離を実現している。
- 20 (b) 図16の製造工程において、二重拡散以外の部分(Nウェル93及びPウェル96以外のNウェル92,94及びPウェル95)では、反対極性のNウェル92,94とPウェル95同士が自己整合的に形成されるので、余分な合わせ余裕を確保する必要がなく、素子形成面積の縮小化が可能となる。
- (c) 図10に示す論理回路を構成するNMOS81 及びPMOS82の閾値電圧Vtを低く、スタンバイコントロール用のNMOS83及びPMOS84の閾値電圧Vtを高くする等といった別々のトランジスタ特性を30 用意する必要がない。このため、図18の製造工程において、Vtコントロールインプラを打ち分ける等の付加工程を全く必要としないので、工程が削減され、コスト低減が期待できる。
 - (d) 図12のデバイス構造の場合、図11のデバイス構造のNウェル91を省略しているので、製造工程を 簡略化できる。しかも、図12のようにNウェル91を 省略すると、横方向の素子形成面積を縮小化できるとい う効果もある。

【0048】なお、本発明は上記実施例に限定されず、40 種々の変形が可能である。その変形例としては、例えば 次のようなものがある。

(1) 図1、図3、図4、及び図5において、PMO S3,24,33あるいはNMOS13,23,36の 関値電圧Vtの絶対値を大きくする方法として、ゲート 長を長く設定しているが、他の方法によってその関値電 圧Vtを大きくしてもよい。例えば、図2において、MO SFETのソース領域及びドレイン領域の不純物濃度を大きくして関値電圧Vtを高くする。この際、図2の曲線の 傾斜角度が小さくなり、ゲート電圧V。=0 Vの時のドレイン電流 I。が大きくなってリーク電流が大きくな

る。そこで、ゲート酸化膜を薄くすることにより、前記 曲線の傾斜角度を大きくする。このようにすれば、上記 実施例のゲート長を長く設定したことと同様の効果が得 られる。

(2) 上記実施例では、第1の電源電位として接地電位Vss、第2の電源電位として電源電位Vccを例にとり説明したが、それらの第1及び第2の電源電位は集積回路装置に応じて他の任意の電位にしてもよい。例えば、第1の電源電位を負電位、第2の電源電位を接地電位Vssにしたり、あるいは第1の電源電位を電源電位Vcc、第2の電源電位を接地電位Vssにする等、種々の電位に設定できる。これらの電位の設定に応じてトランジスタの極性等を変えればよい。

【0049】(3) 上記実施例では、MISFET及び半導体基板50,70,90の極性として、第1導電型をN型、第2導電型をP型として説明したが、電源の極性を逆にすることにより、第1導電型をP型、第2導電型をN型に変更してもよい。また、図7、図9、図11、図12、及び図14~図20において、デバイス構造として、P型シリコン基板を用いたNウェルCMOSを基本にしているが、そのシリコン基板を他の半導体基板に変えたり、あるいはN型半導体基板を用いてPウェルCMOSを基本型とするデバイス構造にしてもよい。

(4) 図1、図3、図4、図5、図6、図8、図1 0、及び図13において、論理回路をCMOSインバー タで構成しているが、この論理回路をNAND、NOR 等の他の論理回路にしても有効に機能する。しかも、従 来のCMOSプロセスに何も工程的に付加することな く、上記実施例の効果が得られる。

(5) 図1及び図6において、PMOS3,43を共通として、内部電源ラインLVCに他の論理回路を接続してもよい。同様に、図3及び図8において、NMOS13,63を共通として、内部接地ラインLVSに他の論理回路を接続したり、図4及び図10において、NMOS23,83あるいはPMOS24,84を共通として、内部接地ラインLVSあるいは内部電源ラインLVCに他の論理回路を接続してもよい。さらにまた、図5及び図13において、論理回路の段数を3個以上に増やしてもよい。

【0050】(6) 集積回路装置の半導体チップをいくつかの回路ブロックに分け、それらの各回路ブロックに適した方式を使い分けることも可能である。即ち、図1、図3、図4及び図5の回路を組み合わせ、あるいは図6、図8、図10及び図13の回路を組み合わせて一つの半導体チップを構成してもよい。このような形態をとったとしても、従来のCMOSプロセスに何も工程的に付加することなく、上記実施例の効果が得られる。

(7) 図7、図9、図11、図12及び図14~図2 0において、LOCOS法によって形成したフィールド 酸化膜54,76,97によって素子分離を行っている が、これに代えてトレンチ(溝)分離等によって素子分離を行うようにしてもよい。また、トレンチ分離を用いる場合、そのトレンチ内にキャパシタやトランジスタ等を形成すれば、集積回路装置の集積度やチップ面積を縮小できる。また、図14~図20の製造工程において、使用材料、濃度や温度等の製造条件、及び製造工程等

26

使用材料、濃度や温度等の製造条件、及び製造工程等 を、集積回路装置の設計条件に応じて他の任意の形に変 更することも可能である。

(8) 図14~図20に示す第9の実施例の製造方法では、図12のデバイス構造の製造方法について説明したが、その第9の実施例の各工程を適宜スキップ(変更)することにより、図7、図9、及び図11のデバイス構造の製造にも適用できる。また、図13の集積回路装置には、第9の実施例の製造工程をそのまま適用できる。

(9) 上記実施例では、MOSFET及びCMOSを用いた 集積回路装置とその製造方法について説明したが、他の MISFET及びCMISを用いてもよい。

[0051]

20 【発明の効果】以上詳細に説明したように、第1、第 4、第5及び第6の発明によれば、第3のMISFETの閾値 電圧の絶対値を第2のMISFETの閾値電圧の絶対値よりも 大きくしたので、カットオフ特性が改善され、スタンバ イ時のリーク電流を大幅に減少できる。従って、高速動 作と低消費電力を同時に達成できる。第2、第4、第 5、及び第6の発明によれば、閾値電圧の絶対値を、第 1のMISFETよりも第3のMISFETを大きくし、さらに第2 のMISFETよりも第4のMISFETを大きくしたので、スタン バイモード時の論理回路の出力レベルが"H"又は

30 "L"のどちらになるか定まらない場合にも、カットオフ特性が改善され、論理回路の出力レベルにかかわりなく、スタンバイモード時のリーク電流を抑制できる。従って、高速動作と低消費電力を同時に達成できる。第3、第4、第5、及び第6の発明によれば、第1の回路と第2の回路とを交互にシリーズ接続したので、エリアペナルティを最小に抑えて効果的にリーク電流を低減できる。従って、高速動作と低消費電力を同時に達成できる。

【0052】第7、第8及び第9の発明によれば、第2 と第3のMISFETに異なったバックゲートバイアスを印加 する構成にしたので、カットオフ特性が改善され、スタ ンバイ時のリーク電流を大幅に抑制できる。従って、高 速動作と低消費電力を同時に達成できる。第10の発明 によれば、スタンバイモード時に第3のMISFETのゲート を制御してカットオフさせるのとほぼ同時に、該第3の MISFETのバックゲートバイアスの絶対値を第2のMISFET のバックゲートバイアスの絶対値よりも大きくする構成 にしたので、アクティブモード時において第3のMISFET の関値電圧が低下して該第3のMISFETの挿入にともなう 50 駆動力の低下を防止でき、該第3のMISFETのチャネル幅 を縮小できる。このため、エリアペナルティが少なくなり、より高集積化が可能となる。第11、第12及び第13の発明によれば、第1と第3のMISFETに異なったバックゲートバイアスを印加し、かつ第2と第4のMISFETに異なったバックゲートバイアスを印加する構成にしたので、スタンバイモード時の論理回路の出力レベルが"H"又は"L"のどちらになるか定まらない場合にも、該論理回路の出力レベルにかかわりなく、スタンバイモード時のリーク電流を抑制できる。従って、高速動

作と低消費電力を同時に達成できる。

【0053】第14の発明によれば、スタンバイモード 時に第3及び第4のMISFETのゲートを制御してカットオ フさせるのとほぼ同時に、バックゲートバイアスの絶対 値を、第1のMISFETよりも第3のMISFETを大きくすると 共に、第2のMISFETよりも第4のMISFETを大きくする構 成にしたので、アクティブモード時において第3及び第1 4のMISFETの閾値電圧が低下し、該第3及び第4のMISF ETの挿入にともなう駆動力の低下を防止でき、該第3及 び第4のMISFETのチャネル幅を縮小できる。このため、 エリアペナルティが少なくなり、より高集積化が可能と なる。第15の発明によれば、半導体基板と同一導電型 の、不純物の導入によって形成されるウェルを、反対導 電型の不純物の導入によって形成されるウェルで囲むよ うに形成する際、マスク用の酸化膜の一部を除去して孔 をあけるようにしているので、工程の増加を最小に抑え て前記同一導電型のウェルと前記半導体基板との分離を 実現できる。しかも、前記反対極性のウェル同士が自己 整合的に形成されるので、余分な合わせ余裕を確保する 必要がなく、縮小化が可能となる。従って、少ない工程 数で、低コストで、高速動作と低消費電力を同時に達成 できるCMIS型集積回路装置を製造できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すCMOS型集積回路装置の回路図である。

【図2】ゲート長の異なる2つのMOSFETの I_{18} - V_{6} 特性図である。

【図3】本発明の第2の実施例を示すCMOS型集積回路装置の回路図である。

【図4】本発明の第3の実施例を示すCMOS型集積回路装置の回路図である。

【図5】本発明の第4の実施例を示すCMOS型集積回路装置の回路図である。

【図6】本発明の第5の実施例を示すCMOS型集積回 *

28

* 路装置の回路図である。

【図7】図6のデバイス構造断面図である。

【図8】本発明の第6の実施例を示すCMOS型集積回路装置の回路図である。

【図9】図8のデバイス構造断面図である。

【図10】本発明の第7の実施例を示すCMOS型集積 回路装置の回路図である。

【図11】図10のデバイス構造断面図である。

【図12】図10の他のデバイス構造断面図である。

10 【図13】本発明の第8の実施例を示すCMOS型集積 回路装置の回路図である。

【図14】図12の製造工程図である。

【図15】図12の製造工程図である。

【図16】図12の製造工程図である。

【図17】図12の製造工程図である。

【図18】図12の製造工程図である。

【図19】図12の製造工程図である。

【図20】図12の製造工程図である。

【符号の説明】

20 1, 12, 13, 21, 23, 31, 35, 36, 4 1, 62, 63, 81, 83, 201, 205, 206 NMOS

2, 3, 11, 22, 24, 32, 33, 34, 42, 43, 61, 82, 84, 202, 203, 204 PMOS

50,70,90 半導体基板

51, 74, 75, 95, 96 Pウェル

52, 53, 71, 72, 73, 91, 92, 93, 9 4Nウェル

 30
 101, 103
 酸化膜

 102
 窒化膜

 104
 窓部

105, 106 レジストパターン Vbbn, Vbbp バックバイアス

IN 入力信号

LVC 内部電源ライン

LVS 内部接地ライン OUT 出力信号


 OUT
 出力信号

 SLP
 制御信号


40 / S L P 反転制御信号

 V c c
 電源電圧


 V s s
 接地電位




【図12】









【図16】




【図18】




【図20】




【図15】



【図17】



【図19】



フロントページの続き

(51) Int. Cl. ⁶		識別記号	庁内整理番号	FΙ		技術表示箇所
нозк	19/173	1 0 1	9199-5K			
	19/20		9199-5K			
				H03K	19/094	В